[ISSUE 2607 — NO. 34]
解構先進製程的下一個核心節點，透視英特爾與台積電的戰略交鋒
隨著全球人工智慧（AI）與高效能運算（HPC）晶片對算力的極致追求，半導體製程在邁入 3 奈米以下的實體極限後，傳統的晶圓正面網路設計正面臨前所未有的「供電牆」挑戰。為了突破瓶頸，業界正式迎來晶圓架構的立體化革命——背面供電技術（Backside Power Delivery Network, BSPDN）。這項技術將訊號傳輸與電力供應分層解耦，被視為 2 奈米及更先進製程不可或缺的核心基石。
一、 技術原理解析：正面訊號、背面供電的3D解耦架構
在傳統的晶體管製造中，訊號傳輸線路（Signal）與電力輸送線路（Power）皆擠在晶圓的正面（即電晶體上方）。在同一空間中既要布設複雜的高頻訊號網絡，又要鋪設高功率的供電電纜，導致了兩大產業痛點：
- 訊號繞線擁擠（Routing Congestion）： 隨著電晶體密度呈幾何級數增加，正面線路空間互為排擠，嚴重限制了晶片架構的進一步優化。
- 電壓降損耗與電磁干擾（IR Drop & Noise）： 電源電流必須穿過十數層複雜的訊號線層才能抵達底層的電晶體，路徑過長導致顯著的電壓降（IR Drop），形成大量熱能浪費；同時，高頻訊號與大電流緊鄰，亦容易產生雜訊干擾。
背面供電技術（BSPDN）則是將原本位於正面的供電網路徹底翻轉至晶圓背面，實現「訊號在正、電力在背」的空間隔離。工程師利用極微小的奈米矽穿孔（Nano-TSV）垂直穿透晶圓，將背面的電源直接連接至電晶體源極與汲極，大幅縮短電力傳輸路徑。
二、 需求端驅動：是誰在背後推動這場技術升級？
一項新製程技術的誕生，必須仰賴高利潤、大規模的市場需求支持。背面供電技術之所以在近年成為兵家必爭之地，主要來自以下三類核心客群的強烈驅動：
- AI 伺服器與加速器巨頭： 如 NVIDIA、AMD、Google (TPU) 以及 Amazon 等。巨型 AI 模型的訓練與推理使得單一晶片的功耗攀升至 700W 甚至 1000W 以上。傳統供電方式造成的 IR Drop 會使晶片內部產生大量廢熱進而引發降頻。背面供電能減少 30% 至 50% 的電力損耗，直接轉化為更佳的算力能效比。
- 高階行動裝置晶片大廠： 以 Apple、高通、聯發科為代表。高階智慧型手機內部物理空間極度受限，但端側 AI（On-device AI）與高負載運算的需求卻不斷提高。背面供電能有效縮減晶片邏輯面積，將省下的空間用於擴大電池容量或加強散熱模組。
- 高效能雲端運算（HPC）資料中心： 資料中心的營運成本有極大比例消耗於伺服器的冷卻系統。透過背面供電降低供電阻抗與發熱量，能有效改善資料中心的電力使用效率（PUE），降低整體營運成本。
三、 產業競爭格局：英特爾與台積電的戰略交鋒
目前在先進製程領域中，全球兩大晶圓代工巨頭在此技術的導入策略上呈現出截然不同的路線與節奏：
| 技術指標 / 廠商 | Intel（英特爾） | TSMC（台積電） |
| 技術命名 | PowerVia | 超級電軌 (Super Power Rail) |
| 量產節點與時程 | Intel 18A / 18A-P (2025~2026年) | A16 製程 (2026年第四季底) |
| 策略路線 | 大膽領先，於2奈米世代同時導入全新 GAA 架構與背面供電。 | 穩健推進，2奈米維持正面供電，於1.6奈米再行導入。 |
| 核心優勢 | 時程領先，率先取得大量量產實績與散熱數據。 | 電晶體密度預估更高，擁有極為龐大且穩固的客戶生態系。 |
英特爾採取「兩大核心技術（RibbonFET 與 PowerVia）同時並進」的激進策略，使其在商用化時程上取得了先發優勢，目前已於 Intel 18A 製程投入量產，並進一步推出效能改良版 18A-P，藉此爭取外部代工客戶的信任。
相較之下，台積電選擇了「分步走」的穩健路線。其 2 奈米（N2）製程率先專注於穩固 GAA 電晶體結構的良率，並規劃將「超級電軌」技術留至 2026 年底量產的 A16（1.6奈米）製程。雖然時程較晚，但台積電憑藉卓越的晶片邏輯密度以及與 Apple、NVIDIA 等晶片巨頭深厚的長期合作默契，在技術成熟後仍具備極強的後發制人底氣。
文獻與參考資料
- Intel Corporation (2024-2026). Intel PowerVia Technology Blueprint and 18A/18A-P Process Roadmap Progress Reports.
- Taiwan Semiconductor Manufacturing Company, Ltd. (2024-2026). TSMC Technology Symposium: N2 Platform Expansion and A16 Super Power Rail Specifications.
- IEEE International Electron Devices Meeting (IEDM). Technical Papers on Backside Power Delivery Networks (BSPDN) and Nano-TSV Implementation in Sub-3nm Nodes.
- Samsung Electronics Co., Ltd. (2025). Foundry Forum: Multi-Bridge-Channel FET (MBCFET) and Next-Generation Backside PDN Integration.